经过2023年持续的功能开发与性能/频率/功耗优化，进迭时空的第二代 RISC-V 高性能核X100 的研发工作全部结束，可交付量产。X100 是一款面向服务器CPU芯片研发的RISC-V高性能核，采用4发射乱序架构，通用计算性能 Coremark 达到 7.7/MHz，Spec2k6超过8.2/GHz，在12nm 工艺下频率可达到 2.5GHz ，各项指标均超过设计预期。 面向RISC-V服务器CPU场景，X100 支持特性如下： RV64指令集，符合目前制定中的 Profile RVA23 标准； 支持 RVV 1.0 向量标准，VLEN=256，支持 RV vector crypto 扩

下一版昆明湖架构将实现 RISC-V Vector 扩展，同时进行性能优化迭代，期待在先进工艺下达到 SPEC CPU 2006 45分@3GHz 的较高水平。

2024年4月25日，2024 中关村论坛在京顺利召开。本届论坛由科技部、国家发展改革委、工业和信息化部、国务院国资委、中国科学院、中国工程院、中国科协和北京市共同主办，以“创新：建设更加美好的世界”为主题，设置了论坛会议、技术交易、成果发布、前沿大赛、配套活动 5 大板块，近 120 场活动。论坛开幕式上，举行了中关村论坛 10 项重大科技成果发布仪式，中国科学院计算技术研究所与北京开源芯片研究院（简称“开芯院”）发布第三代“

RISC-V Milk-V Mars 受到 Ubuntu 官方支持。 下载链接，网页链接

2023 RISC-V中国峰会、2023 玄铁开发者日 今日，会场三楼翡翠厅，deepin社区 RISC-V 技术最新进展与成果亮相“RISC-V 中国峰会玄铁开发者日分会场”，现场可看到 deepin V23 Beta 已在矽速科技 LicheePi 4A 主控设备上成功运行。 原文，网页链接

建立物联网设备互联互通技术标准，支持底层物联网操作系统开源，结合高端传感器、物联网芯片、新型短距离通信、高精度定位等设备开发软件中间件。提前谋划、组织攻关 RISC-V 芯片的操作系统内核、编译器等底层软件，实现芯片研发与软件迭代同步。 《北京市加快建设信息软件产业创新发展高地行动方案》印发。网页链接

RISC-V要能成为与x86、ARM并列的三大指令集，就必须在云计算和高性能计算取得地位。今天，可以说RISC-V已经吹响了“向云计算和高性能计算进军”的号角，在这一领域，RISC-V的中国创新势力可以自豪地说“我们已经实现了世界领先的地位！”。通过中国开放指令生态（RISC-V）联盟·2022年度联盟大会，算能科技重磅发布：* RISC-V 64cores 高性能处理器，SG2042 已经量产（算能科技）* RISC-V 64cores 开发者工作站，4月发售（万莫斯）* RISC-V 4X64cores 1U 高密度计算

算能与山大共同研发了面向高密度计算和数据中心场景的RISC-V融合服务器集群方案已正式交付，这是RISC-V在数据中心的首次商业落地，标志着RISC-V正式迈入高性能计算领域，为广大的开发者、教育机构、科研院所提供真实、强劲的RISC-V算力支撑。

2023年8月31日，中国北京——中国电子工业标准化技术协会 RISC-V 工作委员会正式成立。轮值会长：海思、平头哥…… 中国电子工业标准化技术协会 RISC-V 工作委员会，简称：RISC-V 工委会，英文名称为 RISC-V Ecosystem Industry of China Electronics Standardization Association，缩写：RVEI，是从事 RISC-V 产业领域相关单位及组织等自愿组成的全国性、行业性、非营利性社会团体，是中国电子工业标准化技术协会所属分支机构。RISC-V 工委会宗旨为：发挥在产业组织、行业自

RISC-V 基金会本身提供的架构过于毛坯，每家厂商为了拿过来用，都不得不往原本的 RISC-V 架构上加上点儿自己的东西。 换句话说，虽然都是基于 RISC-V 设计的芯片，但在具体应用的时候早就变成了“高通 RISC-V”、“阿里 RISC-V”等等。。。 全文，网页链接

近期，openEuler 以 Community Organization Member 的身份加入了 RISC-V International，同时 RISC-V 正式成为 openEuler 的官方支持架构。RISC-V SIG 领头完成了 openEuler RISC-V 23.09 的主线集成工作，该项目涵盖了主线代码回合、官方工程整合及正式的镜像的发布。自 23.09 版本起，RISC-V 进入 openEuler T1 架构级别，这一进展标志着 openEuler RISC-V 发展的一个重要里程碑。openEuler RISC-V 23.09 主线版本基于 BaseOS 列表，依托 openEuler OBS 构建系统，完成了代码主线化，生成流程正规化等

据报道，芯片设计公司 MIPS 聘请了 SiFive 的两名前高管，以推动其 RISC-V 开发工作。 从过往的资料我们可以看到，创建同名处理器架构的 MIPS 公司现在正在为eVocore名称下的新产品寻求 RISC-V 开放指令集架构。eVocore P8700 自 2022 年 12 月起开始发货。 现在，该公司现已任命 Drew Barbier 为产品副总裁，Brad Burgess 为首席架构师，以帮助推动其产品的进一步开发和市场占有率。两位高管都曾在 SiFive 工作，SiFive 是 RISC-V 领域较为知名的公司之一，去年该公司进行

想请问下大佬，目前我是啃完了tinyriscv这个项目，现在想自定义一些指令魔改一下，想请问各位大佬有什么相关的资料或者方法吗

郇（huán）丹丹从小就对理工科感兴趣，在中科院获得博士学位后，进入中科院计算所工作，与同事们并肩作战，共同走过了从技术研发到产业应用的闭环，其中几位同事成为了她如今的创业伙伴。 他们一直希望能探索中国芯片不一样的发展路线，从各个层面分析中国高性能处理器的发展道路，创业是长期准备后的水到渠成。 2020年4月，郇丹丹和伙伴们成立了微核芯，公司的三位创始人都是中科院计算所“龙芯团队”的核心成员，在高性能通用处理器

对于全新的自研 RISC-V 核心，瑞萨并没有透露太多信息，仅提到了该 CPU 核心可以实现 3.27 CoreMark/MHz 的性能，单从这个性能指标来看，对标的应该是 Arm 的 Cortex-M4/M3。瑞萨表示该核心可以用作主 CPU，或用于管理片上子系统，甚至是集成到 ASSP 产品中去。瑞萨自研 RISC-V CPU 原理图 / 瑞萨电子对于基于全新 RISC-V 内核打造的设备，瑞萨表示他们已经开始给选定的客户送样，计划是在明年第一季度正式发布其首个自研 RISC-V MCU 以及相关开发工具。在 RZ/Five MPU

Lichee Console 4A 的内芯是基于 LM4A 高性能 RISC-V 核心模块（TH1520 4xC910@1.85GHz、50GFLOPS GPU、4TOPS NPU、板载最大16GB LPDDR4X 和 128GB eMMC），理论性能超越 ARM 树莓派4，可以让开发者尽情开发使用。

近日， 在算能与生态合作伙伴的通力合作下，首个基于RISC-V服务器的UEFI启动方案成功并入EDK2主线仓库，联合团队完成了首个符合UEFI标准的RISC-V服务器固件的研发，实现了在算能高性能RISC-V产品SG2042上“EDK2 – GRUB2 – Linux内核”的整体启动方案。这项成果的实现标志了RISC-V架构可以借助UEFI的成熟生态，继X86、ARM架构后，融入服务器产业化领域，完善了首款服务器级别处理器SG2042的服务器软件生态。 EDK2仓库网址：网页链接 团队提出了将OpenSBI与UEFI实

在 Hot Chips 2023 上，SiFive 展示了他们的 P870 内核，旨在提供更高性能，并与 ARM 的 Cortex X2 或 AMD 的 Zen 4c 相媲美。 详细报道，网页链接 译文，网页链接 原文，网页链接

我们很高兴与 Sophgo 合作推出基于 SG2380 的Mini-ITX 设备，Milk-V Oasis。这标志着桌面级 RISC-V PC时代正式拉开帷幕。 原文，网页链接

原版的 x86Emulator 仅支持在 ARM 的 AARCH64（64位 ARM ISA）上模拟 x64 的内容，不支持 RISC-V。Intel 的工程师将它移植到 RISC-V 上，支持仿真 x86，甚至是 AARCH64 的环境来驱动 x86 或者是 ARM 的 UEFI 驱动。它的技术细节不变和 x86Emulator 一样，这里不再赘述。我们需要将 MultiArchUefiPkg 移植到 VisionFive2 上即可。VisionFive2 要用市面上已有的显卡，需要 PCIe x16 的插槽，这在小小的单板上当然是不可能提供的。所幸 VisionFive2 为了支持 M.2 NvME，提供 M.2 接口的 PCIe 插座，我

高通和谷歌宣布，双方已同意扩大合作，开发基于 RISC-V 指令集架构（ISA）的 Snapdragon Wear 平台，该平台专为下一代 Wear OS 产品而设计。这一宣布具有里程碑式的意义，因为它设想了高通公司基于 RISC-V 的定制解决方案，将满足整个谷歌 Wear OS 生态系统的需求。两家高科技巨头的声明意味着，高通公司将为可穿戴设备开发基于 RISC-V 的硬件，而谷歌则将为这些应用开发软件。总的来说，这意味着两家公司正在合作开发适用于可穿戴设备的 RISC-V 平台——

2023年8月17日，中国 RISC-V 软硬件生态领导者赛昉科技正式发布两款自主研发的高性能 RISC-V 处理器内核新产品：昉·天枢-90（Dubhe-90）与昉·天枢-80（Dubhe-80）。Dubhe-90 主打极致性能，是 Dubhe Max Performance 系列旗舰产品；Dubhe-80 主打高能效比，是 Dubhe Efficiency Performance 系列首款产品。 与此同时，基于 Dubhe-90、Dubhe-80 以及赛昉科技自主研发的片上一致性互联IP——昉·星链-500（StarLink-500），赛昉科技重磅发布首个国产高性能 RISC-V 多核子系统 IP 平台，这也是

注意我不是设计cpu，是用别人做的cpu做板子应用，或者说可以助力生态建设

LFD210-CN 课程时长约 12 到 16 小时，课程涵盖以下内容： RISC-V 指令集介绍 理解指令格式和伪指令 RISC-V 作为 ISA 的模块化权限和内存模型 RISC-V 汇编语言 RISC-V 汇编代码的编写与调试 RISC-V的高级语言：C编程 RISC-V 的 GNU C 编译器 RISC-V 的 Clang 和 LLVMRISC-V 操作系统和工具 RISC-V 平台固件通用 RISC-V 操作系统 （人民币 499 元） 原文，网页链接

2023年9月26日，在“中国芯·存未来” 2023存储产业趋势峰会上，英韧科技宣布旗下PCIe 5.0 SSD控制器YR S900已正式量产。这是英韧科技自2017年成立以来量产的第八款芯片，同时，这也是首款量产的PCIe 5.0企业级国产主控。 01.国产主控，全面助力数据中心当前，数据中心市场正呈现持续增长的未来态势，在供应链安全日益重要的前提下，国产替代进程逐渐加速，也将带动国产数据中心级SSD的需求上升。YR S900正是一款面向未来数据中心的国产SSD主控芯片： 采

由北京开源芯片研究院与GitLink平台共同发起的开源芯片社区在 2023RISC-V 中国峰会上正式发布。平头哥、沁恒微电子、澎峰科技、清华大学数字信号处理器实验室、兆松科技、深度数智、赛昉科技、中科海芯、算能、达坦科技为社区初创成员，为社区带来了首批开源芯片项目入驻。 全文，网页链接

RISC-V专利联盟成立，打造健康生态圈 8月初，上海市知识产权局联合经信委共同发文，授予上海市集成电路行业协会为上海市先导产业知识产权运行促进中心、集成电路项目承担单位，支持本市集成电路产业开展知识产权运行中心的建设。今后协会在知识产权运行方面将围绕增加集成电路产业链、供应链的稳定和竞争力，特别是对RISC-V专利的发展将给予大力的支持，共同融合产业相关知识产权的服务资源、促进产业知识产权高质量创造和高效益的使用

从 23.09 版本开始，RISC-V 将进入 openEuler 的官方主线。

Debian riscv64 archive已经创建了： 网页链接 (开始进入官方移植阶段 official porting)

平头哥的曳影 TH1520，搭载 openHarmony 开源鸿蒙 3.2 。流畅运行各类 App 应用。【开源鸿蒙生态再进一步！平头哥 RISC-V 芯片适配开源鸿蒙 OpenHarmony】 网页链接

Ventana，SiFive，赛昉，平头哥，算能，矽速，intel …… UEFI on RISC-V Android for RISC-V OpenJDK on RISC-V …… openKylin openEuler openHarmony RedHat RT-Thread Linux Kernel …… 清华大学 浙江大学 南京大学 中国科学院 Linux 基金会 …… 原文，网页链接

Box64是Linux上用户空间的x86_64应用模拟器，Box64的出现极大地推动了x86_64程序（如游戏等）在非x86_64系统上的应用。Box64实现了DynaRec（动态重编译器）来加速指令翻译，并使用原生的系统库，如libc、libm、SDL和OpenGL等，便于集成和使用大多数应用程序以及进一步提升运行速度。 RISC-V作为精简指令集架构，因其低功耗、高性能特性将提升计算速度和效率，能够让Box64在RISC-V系统中发挥出色的表现。通过将Box64移植到RISC-V环境中，使得x86_64程序兼容到RISC-V系

作者：西风烈 最近看到“澎峰科技”的微信公众号，看到他们发布了第一款RISC-V服务器，芯片是算能的SG2042，带64个RISC-V核心（阿里平头哥的C910v核），2.0GHz主频，最大支持128GB内存。这应该算是全球第一款RISC-V服务器吧，找了一些资料。和大家一起品品。 处理器采用贴片，不是那种socket。没什么好评论的。 看来芯片没有集成显卡。需要外接显卡。 主板的外观、布局和工艺，还是有一定水准的。 好奇，澎峰科技不是做计算软件的公司吗？还能设计和

RISC-V UEFI 生态现状如何？赛昉星光开发板上手实例，和 UEFI 生态短板修补神器：MultiArchUefiPkg 原版的x86Emulator仅支持在ARM的AARCH64（64位ARM ISA）上模拟x64的内容，不支持RISC-V。Intel的工程师将它移植到RISC-V上，支持仿真x86，甚至是AARCH64的环境来驱动x86或者是ARM的UEFI驱动。它的技术细节不变和x86Emulator一样，这里不再赘述。我们需要将MultiArchUefiPkg移植到VisionFive2上即可。VisionFive2要用市面上已有的显卡，需要PCIe x16的插槽，这在小小的单板上当然是不可能提

澎峰科技为了让更多人亲身体验RISC-V 64核服务器的极致性能，更深入地了解RISC-V架构潜力举办了免费试用活动。 本次活动中，我们准备了数台服务器供免费体验，用户仅仅只需要准备一个SSH客服端。 服务IP地址会不定时更换，感兴趣的朋友们可以加入我们的交流群获取动态信息，还有竞赛、礼品和优惠惊喜哦。 详情请点击连接网页链接

平头哥携手BeagleBoard联合打造 7月14日，平头哥与全球顶尖的开源硬件开发社区BeagleBoard合作，推出首款单板计算机（SBC，Single Board Computer）BeagleV-Ahead。基于平头哥高性能量产RISC-V原型芯片曳影1520，开发者可以在BeagleV-Ahead单板机上运行安卓、Yocto、Ubuntu等多操作系统，探索RISC-V在AI、物联网、机器人等领域的应用创新。BeagleBoard是全球前三的硬件开发社区，RISC-V已成为该社区关注到的发展迅猛的变革性技术。BeagleBoard联合创始人Jason Kridner介绍称，内嵌平

本篇文章主要是介绍如何对GPU中的reduce算法进行优化。目前针对reduce的优化，Nvidia的官方文档reduce优化已经说得比较详细，但是过于精简，很多东西一笔而过。对于初入该领域的新人而言，理解起来还是较为费劲。因而在官方文档的基础，进行更深入地说明和讲解，尽可能地让每一个读者通过此文都能彻底地了解reduce的优化技术。 前言 首先需要对reduce算法进行介绍。reduce算法本质上就是计算 x=x0⊗x1⊗x2⊗x3......⊗xn−1⊗xnx=x0⊗x 1⊗x 2⊗x3......⊗x n−1

目前见过最大，性能最强的 RISCV 芯片🙈🙈🙈 为了方便，图三是 3 个 RISCV 芯片大小和普通证书的大小对比图 1. 上方是 StarFive VisionFive V1 2 个核心的芯片 2. 左侧是 Sipeed LicheePi 4A 8 个核心的芯片 3. 主角😁算能 64 个核心的芯片 原文，网页链接

字节跳动服务器芯片负责人成立 RISC-V 数据中心 CPU 公司，投前估值超 1 亿美元 《晚点 LatePost》独家获悉，字节跳动前 RISC-V 和服务器芯片项目负责人卢山已离职创业，成立蓝芯算力，方向为 RISC-V 数据中心 CPU（中央处理器），蓝芯算力正在进行首轮融资，投前估值超过 1 亿美元。 卢山毕业于清华大学，拥有波士顿大学电气与计算机工程博士学位。在 2019 年进入字节跳动圣迭戈美国办公室工作前，他先后在英特尔和高通任职，有十余年从业经验。创立

我猜要等个六七年吧，这里就立标记，等几年后，回来看帖。

日前 Debian 发布团队分享的更新邮件中，Debian 开发人员 Jonathan Wiltshire 透露了 RISC-V 架构下 Debian 的现状：“虽然 RISC-V 64 位移植在此前取得了良好进展，但最终还是并未实装到 Debian 12 中。未来该特性有望在 Debian 13 中进一步完善，之后提供官方 RISC-V 支持。”